日本 国 特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 3月10日

出 願 番 号

Application Number:

特願2003-063733

[ST.10/C]:

[JP2003-063733]

出 願 人
Applicant(s):

株式会社東芝

2003年 4月 4日

特許庁長官 Commissioner, Japan Patent Office



•

【書類名】 特許願

【整理番号】 A000202297

【提出日】 平成15年 3月10日

【あて先】 特許庁長官 殿

【国際特許分類】 H01L 21/00

【発明の名称】 半導体装置及びその製造方法

【請求項の数】 25

【発明者】

【住所又は居所】 三重県四日市市山之一色町800番地 株式会社東芝四

日市工場内

【氏名】 福原 成太

【発明者】

【住所又は居所】 三重県四日市市山之一色町800番地 株式会社東芝四

日市工場内

【氏名】 角田 弘昭

【発明者】

【住所又は居所】 三重県四日市市山之一色町800番地 株式会社東芝四

日市工場内

【氏名】 柴 克育

【特許出願人】

【識別番号】 000003078

【氏名又は名称】 株式会社 東芝

【代理人】

【識別番号】 100058479

【弁理士】

【氏名又は名称】 鈴江 武彦

【電話番号】 03-3502-3181

【選任した代理人】

【識別番号】 100091351



【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】 100088683

【弁理士】

【氏名又は名称】 中村 誠

【選任した代理人】

【識別番号】 100108855

【弁理士】

【氏名又は名称】 蔵田 昌俊

【選任した代理人】

【識別番号】 100084618

【弁理士】

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】 100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【手数料の表示】

【予納台帳番号】 011567

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】

明細書

【発明の名称】 半導体装置及びその製造方法

【特許請求の範囲】

【請求項1】 配線層を形成する工程と、

プラズマ状態中の水素が全ガス成分中の1%以下である条件下で、前記配線層 上に第1の絶縁膜を形成する工程と

を具備することを特徴とする半導体装置の製造方法。

【請求項2】 80A以下の膜厚のゲート絶縁膜を形成する工程と

をさらに具備することを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項3】 前記第1の絶縁膜は、スピンコート法で形成することを特徴 とする請求項1に記載の半導体装置の製造方法。

【請求項4】 前記第1の絶縁膜は、スパッタ法で形成することを特徴とす る請求項1に記載の半導体装置の製造方法。

【請求項5】 前記第1の絶縁膜は、熱CVD法で形成することを特徴とす る請求項1に記載の半導体装置の製造方法。

【請求項6】 プラズマ状態中の水素が全ガス成分中の1%以下である条件 下で、前記第1の絶縁膜上に第2の絶縁膜を形成する工程と

をさらに具備することを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項7】 前記第1及び第2の絶縁膜は、スピンコート法、スパッタ法 、熱CVD法のいずれかの方法でそれぞれ形成することを特徴とする請求項6に 記載の半導体装置の製造方法。

【請求項8】 前記第1の絶縁膜は、450℃以下で形成することを特徴と する請求項4又は5に記載の半導体装置の製造方法。

【請求項9】 前記熱CVD法又は前記スパッタ法を用いる場合、前記第1 及び第2の絶縁膜は450℃以下で形成することを特徴とする請求項7に記載の 半導体装置の製造方法。

【請求項10】 プラズマ状態中の水素が全ガス成分中の1%以下である条 件下で、前記第1の絶縁膜上に第2の絶縁膜を形成する工程と、

前記第1の絶縁膜の上面の一部が露出するまで前記第2の絶縁膜を平坦化する



工程と、

プラズマ状態中の水素が全ガス成分中の1%以下である条件下で、前記第1の 絶縁膜の前記上面の一部及び前記第2の絶縁膜上に第3の絶縁膜を形成する工程 と、

前記第1及び第3の絶縁膜を貫通して前記配線層に接続するコンタクトを形成 する工程と

をさらに具備することを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項11】 前記第2の絶縁膜は、スピンコート法又は熱CVD法で形成することを特徴とする請求項10に記載の半導体装置の製造方法。

【請求項12】 配線層と、

プラズマ状態中の水素が全ガス成分中の1%以下である条件下で前記配線層上 に形成された第1の絶縁膜と

を具備することを特徴とする半導体装置。

【請求項13】 80 &以下の膜厚のゲート絶縁膜と

をさらに具備することを特徴とする請求項12に記載の半導体装置。

【請求項14】 前記第1の絶縁膜は、低誘電率膜であることを特徴とする 請求項12に記載の半導体装置。

【請求項15】 前記低誘電率膜は、SOG膜であることを特徴とする請求項14に記載の半導体装置。

【請求項16】 前記第1の絶縁膜は、スパッタ SiO_2 膜であることを特徴とする請求項12に記載の半導体装置。

【請求項17】 前記第1の絶縁膜は、熱CVD膜であることを特徴とする 請求項12に記載の半導体装置。

【請求項18】 前記熱CVD膜は、HCD-SiN膜であることを特徴とする請求項17に記載の半導体装置。

【請求項19】 プラズマ状態中の水素が全ガス成分中の1%以下である条件下で前記第1の絶縁膜上に形成された第2の絶縁膜と

をさらに具備することを特徴とする請求項12に記載の半導体装置。

【請求項20】 前記第1及び第2の絶縁膜は、低誘電率膜、スパッタSi

O₂膜、熱CVD膜のいずれかであることを特徴とする請求項19に記載の半導体装置。

【請求項21】 プラズマ状態中の水素が全ガス成分中の1%以下である条件下で形成され、前記第1の絶縁膜の選択領域上に設けられた第2の絶縁膜と、

プラズマ状態中の水素が全ガス成分中の1%以下である条件下で形成され、前 記第1及び第2の絶縁膜上に設けられ第3の絶縁膜と、

前記第1及び第3の絶縁膜を貫通して前記配線層に接続し、前記第2の絶縁膜と接しないコンタクトと

をさらに具備することを特徴とする請求項12に記載の半導体装置。

【請求項22】 前記第2の絶縁膜は、SOG膜又は熱酸化膜であることを 特徴とする請求項21に記載の半導体装置。

【請求項23】 前記第1の絶縁膜は、水素が含まれていない膜であることを特徴とする請求項12に記載の半導体装置。

【請求項24】 前記半導体装置は、不揮発性メモリであることを特徴とする請求項12に記載の半導体装置。

【請求項25】 前記半導体装置は、強誘電体メモリ又は磁気ランダムアクセスメモリであることを特徴とする請求項12に記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、不揮発性の半導体装置及びその製造方法に関する。

[0002]

【従来の技術】

NAND及びNORのような不揮発性メモリでは、データの繰り返しの読み書きに際し、トランジスタを稼動させるしきい値Vthが変動してしまう問題がある。この問題は、素子の微細化に伴い顕在化し、さらに、ゲート絶縁膜の膜厚が80A以下の場合に顕著に起こりやすくなる。

[0003]

そこで、この問題に対して、従来では、パッシベーション膜を用いた積層構造

が採用されている。この積層構造は、図14に示すように、上層のメタル配線(例えばA1-0.5at%Cu)50上にPlasma-enhanced-SiON膜51が形成され、このSiON膜51上にPlasma-enhanced-SiON膜52が形成されている。ここで、SiN膜52は吸湿の対策として用いられ、SiON膜51はSiN膜52が有する水素を遮蔽するために用いられている。

[0004]

図15は、パッシベーション膜がある構造のΔVthシフト量と、パッシベーション膜がない構造のΔVthシフト量とを比較したデータを示す。ここで、パッシベーション膜がある構造とは、上記図14に示すSiN膜52とSiON膜51とを積層した構造を意味する。図15に示すように、パッシベーション膜がある構造の方が、パッシベーション膜がない構造よりも、ΔVthシフト量が顕著であることがわかる。

[0005]

【発明が解決しようとする課題】

以上のように、従来技術では、パッシベーション膜を有する積層構造であって も、データの読み書きを繰り返す素子における ΔVthのシフトを本質的に抑え ることはできなかった。

[0006]

本発明は上記課題を解決するためになされたものであり、その目的とするところは、トランジスタを稼動させるしきい値の変動を抑制することが可能な半導体 装置及びその製造方法を提供することにある。

[0007]

【課題を解決するための手段】

本発明は、前記目的を達成するために以下に示す手段を用いている。

[0008]

本発明の第1の視点による半導体装置の製造方法は、配線層を形成する工程と、プラズマ状態中の水素が全ガス成分中の1%以下である条件下で、前記配線層上に第1の絶縁膜を形成する工程とを具備する。

[0009]

本発明の第2の視点による半導体装置は、配線層と、プラズマ状態中の水素が 全ガス成分中の1%以下である条件下で前記配線層上に形成された第1の絶縁膜 とを具備する。

[0010]

【発明の実施の形態】

本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。

[0011]

[第1の実施形態]

上述するように、従来技術では、パッシベーション膜を有する積層構造であっても、データの読み書きを繰り返す素子におけるしきい値ΔVthのシフトを、本質的に抑えることはできない。

[0012]

そこで、根本的な原因を検討したところ、水素プラズマがΔVthシフトの原因となっていることが分かった。この点について、図1乃至図3を用いて、以下に具体的に説明する。

[0013]

まず、 Δ V t h シフトの原因の追求では、フラッシュメモリにおける4つの信号波形(0 O 波形、0 1 波形、1 O 波形、1 1 波形)のうち"0 1 波形"を例にあげ、この"0 1 波形"の裾の部分における任意のしきい値X(図 1 参照)が種々の条件によってどれだけ変動するかを実験する。ここで、"0 1 波形"においてしきい値Xを選んだのは、"0 1 波形"の裾の部分のしきい値が最も変動するからである。

[0014]

この実験では、NAND型の素子を用いる。そして、水素を含んだガス中でプラズマを立てた雰囲気に、この素子をさらし、そのデータリテンション特性の劣化を見る。この際、並行平板の対抗電極を有するチャンバー内にて、N $_2$ /H $_2$ を流し、その中でRFプラズマを立てる。このとき、H $_2$ /N $_2$ =400/10

0 s c c m、圧力を1~1. 5 T o r r 程度とし、7 5 0 WのR F パワーを用いるとプラズマを形成することができる。

[0015]

図2は、上記実験の結果を示す。図2の横軸において、「Before W/E」とはデータの書き込み/消去前を意味し、「After W/E」とはデータの書き込み/消去後を意味し、「After Bake 150 \mathbb{C} 、2 h」とは150 \mathbb{C} 、2 時間でベークを行った後を意味する。尚、図2の縦軸におけるマイナス表示は、図1のしきい値 \mathbb{X} が左側にずれることを示している。

[0016]

図2に示すように、水素プラズマ、リファレンス、窒素プラズマ、窒素アニールのそれぞれを行った結果、水素プラズマに素子をさらした場合、ベーク後に素子のΔVthシフト量が大幅に増加している。

[0017]

図3は、図2の Δ Vthシフト量と H_2/N_2 の割合との関係を示す図である。図3に示すように、1og(H_2 (%))が-2以上になると、 Δ Vthシフト量が増加している。ここで、1og(H_2 (%))=-2は、プラズマ状態中の H_2 が全成分の1%であることを意味している。つまり、 H_2 プラズマに素子がさらされることで Δ Vthのシフトが生じ、この時、プラズマ状態中の H_2 は全成分の1%以上であると言える。

[0018]

以上のことから、 H_2 、又は絶縁膜形成における SiH_4 (SiH_4 は例えば分解して H_2 と SiH_2 になる)や NH_3 等のHを含むガスのプラズマ状態については、 H_2 又は SiH_4 が全成分の1%以下であれば、 ΔVth シフトは抑制できる。従って、 H_2 又は SiH_4 がガスの総流量に対して1%以下になるような流量比で例えばSiON膜のようなプラズマ絶縁膜を成膜することで、上述した素子のデータリテンション特性の劣化を防ぐことができる。尚、この時、素子のゲート絶縁膜の膜厚が8OA以下の場合、顕著にその傾向が現れる。

[0019]

ここで、プラズマ状態中の水素が全ガス成分中の1%以下である条件下で絶縁

膜を形成した場合、この絶縁膜をSIMS分析で調べると、水素が含まれていない膜であることが分かる。このことは、1000Å乃至2000Å程度の膜厚で 1cm平方程度の解析面積があれば、HFS(Hydrogen Forward Scattering) 法による分析でも調査は可能である。

[0020]

上記第1の実施形態によれば、NAND及びNORのような不揮発性メモリではデータの繰り返しの読み書きにおいて、LP-CVD (Low Pressure-Chemica I Vapor Deposition) やSOG (Spin On Glass) のような、水素が含まれたプラズマ状態の環境に素子がさらされない工程で、素子を形成することにより、トランジスタを稼動させるためのしきい値Vthの変動を抑制することができる。従って、第1の実施形態を適用して形成された素子は、データ読み書きの繰り返しによるVthシフト量を、従来と比べて、10倍程度改善できる。

[0021]

尚、第1の実施形態は、不揮発性メモリ全般に対し有効であると考えられる。即ち、NANDやNORのような不揮発性メモリだけでなく、素子中に水素にさらされるとその特性が劣化すると考えられる、高誘電体酸化物を有する強誘電体メモリ(FeRAM)や、高誘電体のトンネル障壁膜を有する磁気ランダムアクセスメモリ(MRAM)などの素子においても、第1の実施形態を適用することは有効である。

[0022]

[第2の実施形態]

第2の実施形態は、プラズマを一切使わないスピンコート(塗布膜形成)法を 用いて絶縁膜を形成する例である。

[0023]

図4は、本発明の第2の実施形態に係る半導体装置の断面図を示す。図4に示すように、絶縁膜11上にメタル配線(例えばA1-0.5 at%Cu)10が形成される。次に、スピンコート法を用いて、メタル配線10上に、絶縁膜としてSOG膜20を形成する。具体的には、弗化ポリアリルエーテルやBCB,サイトップやMSQといった材料を用いてスピンコートで塗布し、80℃で1mi

n、200℃で1min、450℃で30minの順でベーク処理を行う。

[0024]

上記第2の実施形態によれば、 H_2 プラズマに素子がさらされることなくSOG膜20を形成するため、第1の実施形態と同様、トランジスタを稼動させるしきい値の変動を抑制することができる。

[0025]

さらに、第2の実施形態では、絶縁膜の形成にあたりスピンコート法を用いる ことで、配線間の狭いスペースであっても、ボイドを発生させることなく、絶縁 膜を埋め込むことができる。

[0026]

また、スピンコート法による成膜では、プラズマを一切用いていないため、静 電ダメージをトランジスタに与えないという効果も有する。

[0027]

[第3の実施形態]

第3の実施形態では、絶縁膜の形成の際、1%以下の H_2 プラズマ中でスパッタ法を用いる場合や、プラズマを一切使わない熱CVD (Chemical Vapor Deposition) 法を用いる場合を説明する。

[0028]

図 5 は、本発明の第 3 の実施形態に係る半導体装置の断面図を示す。図 5 に示すように、1 a t %以下の H_2 プラズマ中で、スパッタ法を用いて、メタル配線 1 0 上に絶縁膜としてスパッタ S i O_2 膜 3 0 を形成する。

[0029]

図 6 は、本発明の第 3 の実施形態に係る他の半導体装置の断面図を示す。図 6 に示すように、熱C V D 法を用いて、メタル配線 1 O 上に絶縁膜として熱C V D 膜 3 1 を形成する。この熱C V D 膜 3 1 は、例えば、T E O S (Tetra Ethyl Or tho Silicate) を 1 1 0 0 \sim 1 5 0 0 s c c m、O $_3$ を 4 0 0 0 \sim 6 0 0 0 s c c m、N $_2$ を 8 0 0 0 \sim 1 2 0 0 O s c c mの割合にし、4 1 0 \sim 0 の低温で形成できる。

[0030]

尚、熱CVD膜31として、例えばHCD-SiN膜を形成することも可能である。ここで、HCD-SiN膜は、HCD(ヘキサクロロジシラン)を用いると、その活性化エネルギーの低さにより、450 $^{\circ}$ 0の低温においても形成できる。また、HCD-SiN膜は、NH $_3$ 0還元で、すなわち、0.5 $^{\circ}$ 1Torr、HCD/NH $_3$ =10sccm/1000sccmの割合で、形成する。

[0031]

上記第3の実施形態によれば、 H_2 プラズマに素子がさらされることなくスパッタ SiO_2 膜30や熱CVD膜31を形成するため、第1の実施形態と同様、トランジスタを稼動させるしきい値の変動を抑制することができる。

[0032]

さらに、スパッタ法による成膜では、低温成膜が可能であるため、トランジスタの熱履歴的ダメージを与えることなく素子を形成できる。

[0033]

また、熱CVD法による成膜では、プラズマを一切用いていないため、静電ダ メージをトランジスタに与えないという効果も有する。

[0034]

[第4の実施形態]

第4の実施形態は、第2及び第3の実施形態で形成した絶縁膜を組み合わせた 例である。

[0035]

図7は、本発明の第4の実施形態に係る半導体装置の断面図を示す。図7に示すように、スピンコート法を用いて、メタル配線10上に、低誘電率膜(比誘電率が例えば4.0以下の膜)であるSOG膜20を形成する。その後、熱CVD法を用いて、SOG膜20上にHCD-SiN膜31aを形成する。

[0036]

図8は、本発明の第4の実施形態に係る他の半導体装置の断面図を示す。図8に示すように、410 $^{\circ}$ の低温で熱CVD法を用いて、メタル配線10上に、TEOS-O $_3$ -CVD膜31bを形成する。その後、熱CVD法を用いて、TEOS-O $_3$ -CVD膜31b上にHCD-SiN膜31aを形成する。

[0037]

[0038]

さらに、第4の実施形態では、絶縁膜を積層することで、耐湿性を兼ね備えた パッシベーション膜を形成できる。

[0039]

また、低誘電率のSOG膜を用いることで、素子の高速化を図ることができる

[0040]

[第5の実施形態]

第5の実施形態は、上記実施形態のようにH₂プラズマに素子がさらされることなく配線上に絶縁膜を形成し、さらに上層配線へのコンタクトを設けた場合の 有効な積層構造及び方法について説明する。

[0041]

図9乃至図13は、本発明の第5の実施形態に係る半導体装置の製造工程の各 断面図を示す。

[0042]

まず、図9に示すように、絶縁膜11上にメタル配線10が形成される。次に、メタル配線10上に例えばTEOS膜のような第1の絶縁膜41が形成される。次に、第1の絶縁膜41上にSOG膜又は熱CVD膜(例えば $TEOS-O_3-CVD$ 膜)の第2の絶縁膜42が形成される。ここで、第2の絶縁膜42が、SOG膜の場合はスピンコート法を用いて形成され、 $TEOS-O_3-CVD$ 膜の場合は熱CVD法を用いて形成される。

[0043]

次に、図10に示すように、CMP (Chemical Mechanical Polish) を用いて、メタル配線10上の第1の絶縁膜41の上面の一部が露出するまで、第2の絶

縁膜42が平坦化される。

[0044]

次に、図11に示すように、第1及び第2の絶縁膜41,42上に、例えばT EOS膜などの第3の絶縁膜43が形成される。

[0045]

次に、図12に示すように、第2及び第3の絶縁膜42,43が除去され、コンタクトホール44が形成される。

[0046]

次に、図13に示すように、コンタクトホール44内に金属膜が形成され、第1及び第3の絶縁膜41,43を貫通してメタル配線10に接続するコンタクト45が形成される。このコンタクト45には、第1及び第3の絶縁膜41,43は接しているが、第2の絶縁膜42は接しない。

[0047]

上記第5の実施形態によれば、 H_2 プラズマに素子がさらされることなく第1乃至第3の絶縁膜41,42,43を形成するため、第1の実施形態と同様、トランジスタを稼動させるしきい値の変動を抑制することができる。

[0048]

さらに、メタル配線10上には、SOG膜又は熱CVD膜(第2の絶縁膜)4 2を直接形成せずに、第1の絶縁膜41を形成して第2の絶縁膜42を形成している。このため、SOG膜又は熱CVD膜(第2の絶縁膜)42は、コンタクトホール44の形成時に露出されることがない。従って、SOG膜又は熱CVD膜(第2の絶縁膜)42に水分が侵入することを防止することができる。

[0049]

その他、本発明は、上記各実施形態に限定されるものではなく、実施段階では その要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記 実施形態には種々の段階の発明が含まれており、開示される複数の構成要件にお ける適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示 される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとす る課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得 られる場合には、この構成要件が削除された構成が発明として抽出され得る。

[0050]

【発明の効果】

以上説明したように本発明によれば、トランジスタを稼動させるしきい値の変動を抑制することが可能な半導体装置及びその製造方法を提供できる。

【図面の簡単な説明】

- 【図1】 本発明の第1の実施形態に係わる01波形を示す図。
- 【図2】 本発明の第1の実施形態に係わるしきい値シフト量を示す図。
- 【図3】 本発明の第1の実施形態に係わるΔVthのH₂濃度の依存性を示す図。
- 【図4】 本発明の第2の実施形態に係わるSOG膜を備えた半導体装置を示す断面図。
- 【図5】 本発明の第3の実施形態に係わるスパッタSiO₂膜を備えた半 導体装置を示す断面図。
- 【図6】 本発明の第3の実施形態に係わる熱CVD膜を備えた半導体装置を示す断面図。
- 【図7】 本発明の第4の実施形態に係わるSOG膜/HCD-SiN膜を備えた半導体装置を示す断面図。
- 【図8】 本発明の第4の実施形態に係わるTEOS-O₃-CVD膜/H CD-SiN膜を備えた半導体装置を示す断面図。
- 【図9】 本発明の第5の実施形態に係わる半導体装置の製造工程を示す断面図。
- 【図10】 図9に続く、本発明の第5の実施形態に係わる半導体装置の製造工程を示す断面図。
- 【図11】 図10に続く、本発明の第5の実施形態に係わる半導体装置の 製造工程を示す断面図。
- 【図12】 図11に続く、本発明の第5の実施形態に係わる半導体装置の 製造工程を示す断面図。
 - 【図13】 図12に続く、本発明の第5の実施形態に係わる半導体装置の

製造工程を示す断面図。

【図14】 従来技術によるパッシベーション膜を有する半導体装置を示す断面図。

【図15】 従来技術によるパッシベーション膜の有無における Δ V t h シフト量を示す図。


【符号の説明】

10…メタル配線、11,41,42,43…絶縁膜、20…SOG膜、30…スパッタSiO₂膜、31…熱CVD膜、31a…HCD-SiN膜、31b…TEOS-O₃-CVD膜、44…コンタクトホール、45…コンタクト。


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】



【図13】



【図14】



【図15】

膜構造	Δ Vth シフト量
パッシベーション膜あり	0.5V
パッシベーション膜なし	0.3V

【書類名】

要約書

【要約】

【課題】 トランジスタを稼動させるしきい値の変動を抑制する。

【解決手段】 半導体装置の製造方法は、配線層10を形成する工程と、プラズマ状態中の水素が全ガス成分中の1%以下である条件下で、配線層10上に第1の絶縁膜20を形成する工程とを具備する。

【選択図】 図4

出願人履歴情報

識別番号

[000003078]

1. 変更年月日

2001年 7月 2日

[変更理由]

住所変更

住 所

東京都港区芝浦一丁目1番1号

氏 名

株式会社東芝